The front-end electronics of the HADES timing RPCs wall, design, development and performances analysis

Resumo

El trabajo que se presenta en esta tesis forma parte del proyecto que pretende cubrir, con un muro de detectrores RPCs de tiempo de vuelo, la región de ángulos bajos del espectrómetro HADES (High Accepatance Di-Electron Spectrometer), que se encuentra en el centro de investigación GSI en Darmstadt (Alemania). HADES fue concebido para estudiar la materia nuclear densa a través de pares de di-leptones procedentes de mesones vectoriales ligeros. Como parte de este pryecto, un muro de RPCs (placas paralelas resistivas) de tiempo de vuelo o 'timing RPCs' (tRPCs) se construyó como mejora del espectrómetro original, permitiendo estudiar colisiones de iones pesados Au+Au a energías cinéticas de 1.5 Gev/A. Teniendo en cuenta las características del espectrómetro HADES, el deseño del muro de tRPCs debe cumplir los seguientes requisitos: - Cubrir un área de 8 m2, dividida en seis sectores diferentes. - Nivel de ocupación por celda por debajo de 20%, recomendado por debajo de 10\% para la detección de leptones, y alta granularidad. - Alta capacidad multi-traza para tasas cercanas a 1 kHz/cm2. - Una resolución temporal homogénea por debajo de 100 ps, con una presencia moderada de colas y un nivel bajo de interferencia entre canales (crosstalk). - Alta eficiencia intrínseca y geométrica, cercana al 100%. - Una electrónica de amplificación y digitalización compacta, robusta, rápida y con poco nivel de ruído para adquirir muchos canales bajo condiciones estables. El último punto correspondiente a los requisitos del muro de tRPCs sobre el diseño de una electrónica de amplificación y digitalización es la parte central del trabajo desarrollado en esta tesis. Esta electrónica debe cumplir una serie de requisitos: - Una resolución temporal para medidas de tiempo de vuelo <100 ps rms por canal. Debido al rápido tiempo de subida de las señales del detector (300 ps), necesitamos un preamplificador con un gran ancho de banda (1-2~GHz). - Información temporal y de carga precisa, codificadas en una única señal digital (compatible con el sistema de adquisición), reduciendo así el número de canales de electrónica de adquisición. - Un diseño compacto, estable y con el menor número de componentes (debido al poco espacio) para minimizar el ruido, el crosstalk y el consumo. Para llegar a un diseño definitivo de la electrónica desarrollamos diferentes versiones. La primera versión, conocida como STEP1, estaba basada en una electrónica previa diseñada en el LIP-Coimbra. Consistía en una tarjeta de un canal, con 2 etapas amplifiadoras, una salida digital ECL y un consumo elevado. La última versión consiste en 2 tarjetas, llamadas DaughterBOard (DBO) y MotherBOard (MBO). La DBO es la tarjeta activa con 4 canales de amplificación y digitalización en 22.5 cm2, incluyendo una sola etapa de amplificación (Philips BGM1013) con una ganancia de 35.5 dB y un ancho de banda de 1-2 GHz. La salida digital LVDS permite la medida temporal y de carga a través del flanco de subida de la señal y de la anchura de la misma, respectivamente. Este método de medida da carga, proporcional a la anchura de la señal digital, se conoce como 'Charge to Width' (QtoW). Además, la DBO proporciona una señal de trigger a través de la suma analógica de los 4 canales de cada DBO. La MBO es la tarjeta pasiva con 32 canales, alojando hasta un máximo de 8 DBOs en 240cm2. La MBO suministra a las DBOs el voltaje de alimentación, los niveles de umbral (threshold) vía DACs, las señales de test y las pistas para todos los canales y la señal de trigger. A nivel de la MBO, la señal de trigger de cada DBO es sumada otra vez para obtener una única señal por cada MBO.