A DBT-based VLSI systolic architecture for hard squared error clustering

  1. Zapata, E.L.
  2. Doallo, R.
  3. Barro, S.
Revista:
Microprocessing and Microprogramming

ISSN: 0165-6074

Ano de publicación: 1989

Volume: 27

Número: 1-5

Páxinas: 299-305

Tipo: Artigo

DOI: 10.1016/0165-6074(89)90063-X GOOGLE SCHOLAR

Obxectivos de Desenvolvemento Sustentable

Fonte de datos: Scopus